● 將設(shè)定平板電視能量效率的最低標準，并且根據(jù)屏幕的不同尺寸設(shè)定能耗的最大限定值

● 將會強制性要求電視的待機能耗低于1W，這個要求會給生產(chǎn)廠家大約1年的時間來達成

　　可以看到，盡管歐盟目前并未真正提出要求禁止銷售等離子電視的議案，但是對于該類產(chǎn)品的功耗，包括待機功耗和平均功耗，依然將有明確的限制。這就迫使我們必須花大力就如何降低功耗、提高功率因數(shù)、提高發(fā)光效率進行不懈地改良和研究。

　　那么，在哪些方面可以著手進行優(yōu)化和改善，以有效降低PDP整機的功耗呢？下面我們對此進行定性的分析。

1 電源部分
　　電源作為PDP的重要組成部分，要求效率高、體積小、能夠提供較大的瞬態(tài)輸出功率，并且具有保護功能和不同輸出電壓按順序啟動的功能。

　　傳統(tǒng)的PDP電源一般采用兩級方案，即功率因數(shù)校正（PFC）級＋DC/DC變換的電路拓撲結(jié)構(gòu)。它們分別有各自的開關(guān)器件和控制電路。盡管其能夠獲得很好的性能，但體積過大，成本高，電路比較復(fù)雜。因此，對其進行優(yōu)化改造也成了PDP電源技術(shù)研究的一個方向。

　　分析可知，不管從傳輸能量角度還是從所占體積的角度，PFC模塊和掃描驅(qū)動電極DC/DC變換模塊都占有相當(dāng)大的比例。因此，對這兩部分的改造就成為PDP開關(guān)電源優(yōu)化改造的一個切入點。

目前的優(yōu)化方案有以下兩種。
● 單級功率因數(shù)校正電路（SSPFC）
如圖1所示，SSPFC體積小、電路簡單的特點使其成為PDP開關(guān)電源小型化改造的一個首選方案。其基本原理是：采用單級功率因數(shù)校正變換器電路拓撲結(jié)構(gòu)，單相交流電經(jīng)全波整流后，通過串聯(lián)兩個感性ICS接到雙管反激的DC/DC變換單元。在半個工頻周期內(nèi)，只有一部分時間電感LB的電流連續(xù)工作，當(dāng)輸入電壓為交流正弦波時，其輸入電流為一含有高頻紋波的近似正弦波。兩者相位基本相同，從而提高了輸入端的功率因數(shù)。

圖1 單級功率因數(shù)校正電路

● 采用功率因數(shù)控制芯片
如圖2所示，可采用MC34262等功率因數(shù)控制芯片來進行有源功率因數(shù)校正。

圖2 采用MC34262的功率因數(shù)校正電路

　　交流市電經(jīng)過全波整流后的直流電壓經(jīng)分壓，輸入控制芯片內(nèi)乘法器的一個輸入端，而誤差放大器輸出電壓加到乘法器另一個輸入端。在較大動態(tài)范圍內(nèi)，乘法器的傳輸曲線為線性。乘法器輸出電壓控制電流取樣比較器的門限電壓，當(dāng)電壓大于此門限電壓時，電感釋放能量。此門限電壓近似與輸入電壓成正比，即與交流市電經(jīng)過全波整流后的直流電壓近似成正比關(guān)系。當(dāng)電感中電流降為零，此時電感開始儲能。其平均電流呈現(xiàn)與市電電壓同相位的正弦波，可使得功率因數(shù)接近于“1”。

2 驅(qū)動電路部分
　　在PDP的總功耗中，并非只有氣體放電功耗，因為在PDP的驅(qū)動電路中，需要大功率、高頻開關(guān)電路來為PDP提供氣體放電所需要的各種高壓脈沖，雖然PDP顯示屏的寄生電容并不消耗能量，但是它們的充電與放電將導(dǎo)致在電路的電阻及電極引線電阻中的能量耗損。

　　PDP驅(qū)動電路的電壓幅值為負幾十伏到正幾百伏左右，工作頻率100～233kHz，驅(qū)動電路的設(shè)計選型對PDP整機系統(tǒng)的畫面質(zhì)量、工作效率等尤為重要。

　　在PDP的驅(qū)動電路中，尋址驅(qū)動電路的頻率最高，因此，除了在尋址驅(qū)動電路中使用能量恢復(fù)技術(shù)之外，降低尋址驅(qū)動電路的脈沖電壓也可以顯著降低尋址功耗。降低尋址電壓脈沖可采用以下幾種方法。
● AwD方法——即“尋址的同時顯示”。尋址、維持、擦除脈沖組合在一起施加，可降低尋址電壓，從而降低無用功耗。同時，由于維持時間占據(jù)了一個子場的大部分時間，故維持脈沖的頻率可以降低。

● 擦除尋址方法——即初始化后即進入維持發(fā)光階段，待灰度等級到達要求后，通過擦除尋址使這些單元熄滅。因此，每場中單個像素的尋址只有一次。而且，可以用較低的擦除電壓和電流，有效地降低尋址功耗。

● 改變脈沖電路的工作方式——即使開關(guān)元件盡量工作在開關(guān)管電壓或電流接近零時開通或關(guān)斷（ZVS或ZCS）狀態(tài)，可降低器件本身的開關(guān)損耗。

　　在大尺寸的PDP顯示屏中，行、列驅(qū)動IC的耗用量很多。其功耗大致分為三部分：邏輯部分、電平移位寄存器和高壓驅(qū)動部分。正常情況下，邏輯部分功耗在20mW以下，電平移位寄存器部分在200mW以下，因屏電容部分的充放電而產(chǎn)生的高壓驅(qū)動電路的無效功耗主要來自于回路中的寄生負載——電阻分量的損耗。這種電阻分量的存在是不可避免的，但對于電容充放電的電能，驅(qū)動IC可以通過內(nèi)置能量回收電路的方式設(shè)法回收一部分。

　　為了滿足高壓器件工作性能的需求，降低高壓驅(qū)動部分的無用功耗，PDP驅(qū)動IC在設(shè)計和工藝上需采取如下比普通的集成電路更為嚴格的控制措施。

● 采用SOI工藝結(jié)構(gòu)，與常規(guī)功率模塊相比能量損耗可大大降低

● 采用介質(zhì)隔離，使驅(qū)動IC內(nèi)部的輸出嵌位二極管可避免串?dāng)_現(xiàn)象

● 對于內(nèi)部元器件結(jié)構(gòu)和布局等給予特殊地處理，利用內(nèi)部控制可消除高壓開關(guān)時的穿透電流

3 MOS管的選型
　　選擇參數(shù)合適的功率場效應(yīng)晶體管（MOSFET）可使驅(qū)動電路能夠高效率、穩(wěn)定地工作，且壽命滿足要求。要求MOSFET的過渡要足夠快，以便減少開關(guān)損耗；導(dǎo)通電阻足夠小，以便減少導(dǎo)通損耗；關(guān)斷電阻足夠大，以便提高隔離作用。

　　其中，漏源導(dǎo)通電阻Rds(on)、反向恢復(fù)時間trr、輸入電容Ciss和柵極總電荷Qg需認真考慮。低的導(dǎo)通電阻有助于減少導(dǎo)通損耗，特別是與“能量回收電路”相關(guān)的MOS管，低的導(dǎo)通電阻有助于提高能量回收的效率，降低PDP的功耗。trr、Ciss、Qg影響MOSFET的開關(guān)速度，低的參數(shù)值能夠加快MOSFET的轉(zhuǎn)換過程，有助于減少MOSFET的開關(guān)損耗。另外，低的Ciss和Qg參數(shù)，能夠減少MOSFET柵極的驅(qū)動功率，簡化柵極驅(qū)動電路的設(shè)計。

　　柵極驅(qū)動電路是影響MOS管開關(guān)損耗的外界因素，優(yōu)良的柵極驅(qū)動電路與高性能的MOSFET相結(jié)合，才能制作出高性能的PDP驅(qū)