與內(nèi)核無關(guān)的新型Layerscape架構(gòu)專為充分利用軟件而創(chuàng)建；基于該架構(gòu)的首款處理器重新定義了嵌入式處理的集成和能效標(biāo)準(zhǔn)

　　2012年6月19日， 圣安東尼奧（飛思卡爾技術(shù)論壇）訊－繼前兩代QorIQ嵌入式多核處理器大獲成功和市場認(rèn)可后，飛思卡爾半導(dǎo)體公司日前發(fā)布了第三代QorIQ產(chǎn)品組合的中心件 -- 新系統(tǒng)架構(gòu)Layerscape。這個(gè)與內(nèi)核無關(guān)的、軟件感知的架構(gòu)可滿足網(wǎng)絡(luò)基礎(chǔ)設(shè)施OEM廠商所需的靈活性和可擴(kuò)展性，幫助他們應(yīng)對大量互連的設(shè)備、海量的數(shù)據(jù)集、更嚴(yán)格的安全要求、實(shí)時(shí)的服務(wù)供應(yīng)和日益變幻莫測的網(wǎng)絡(luò)通信模式。

　　Layerscape架構(gòu)是一個(gè)全新的網(wǎng)絡(luò)系統(tǒng)架構(gòu)方法 --- 一個(gè)以軟件和編程能力為主的方法。它將高層路由決策中的數(shù)據(jù)包加速和轉(zhuǎn)發(fā)操作模塊化；簡化了層與層之間的交互作用；采用同步的運(yùn)行至完成（run-to-completion）模式；并使用標(biāo)準(zhǔn)的C/C++語言在整個(gè)架構(gòu)內(nèi)支持統(tǒng)一的編程框架。極大的編程靈活性和架構(gòu)可擴(kuò)展性可在網(wǎng)絡(luò)上進(jìn)行實(shí)時(shí)''''軟''''控制、保護(hù)軟件投資，并有助于確保不斷演進(jìn)。

　　飛思卡爾高級副總裁兼網(wǎng)絡(luò)與多媒體解決方案事業(yè)部總經(jīng)理Tom Deitrich表示：“為了滿足更智能、更動(dòng)態(tài)的網(wǎng)絡(luò)需求，飛思卡爾采用了軟件感知的新Layerscape架構(gòu)，使我們的QorIQ平臺又邁出了重要一步。與競爭對手不同，我們已經(jīng)使軟件感知成為我們新架構(gòu)不可或缺的部分，而不是之后添加上去的。憑借與內(nèi)核無關(guān)的兼容性、獨(dú)立性、高效的數(shù)據(jù)包處理和實(shí)時(shí)的可視化功能等創(chuàng)新技術(shù)，我們正在加快網(wǎng)絡(luò)的智能化。”

　　Layerscape架構(gòu)基于飛思卡爾可擴(kuò)展的網(wǎng)絡(luò)IP產(chǎn)品組合，并充分發(fā)揮該產(chǎn)品組合的優(yōu)勢，演進(jìn)、擴(kuò)展了QorIQ Data Path Acceleration Architecture（數(shù)據(jù)路徑加速架構(gòu)，DPAA）。它從整體的視角來設(shè)計(jì)完整的系統(tǒng)架構(gòu)，旨在保證最佳的編程能力，實(shí)現(xiàn)突破性的數(shù)據(jù)包處理效率和相關(guān)的性能提升。飛思卡爾將以 Layerscape架構(gòu)為基礎(chǔ)，推出一系列廣泛的QorIQ多核處理器--從性能高達(dá)100 Gbps的多核數(shù)據(jù)路徑器件到高度集成、高成本效益、高效節(jié)能的產(chǎn)品。后一類三高產(chǎn)品將以低于3W的功率運(yùn)行，并適當(dāng)采用Power Architecture®和ARM®技術(shù)。

　　模塊化的Layerscape架構(gòu)包含三個(gè)獨(dú)立且靈活的層，使飛思卡爾在設(shè)計(jì)QorIQ器件時(shí)可根據(jù)需要增加、減少或取消層，為給定應(yīng)用提供最佳解決方案。這三個(gè)層分別是：

　　•  通用處理層（General-Purpose Processing Layer，GPPL） - 提供通用的計(jì)算性能。此層專用于虛擬化的云服務(wù)和控制平面應(yīng)用。

　　•   加速包處理層（Accelerated Packet Processing Layer ，APPL） - 執(zhí)行自動(dòng)的數(shù)據(jù)包處理，使客戶能在一個(gè)連續(xù)、同步的運(yùn)行至完成模式中編寫增值功能程序。運(yùn)行至完成模式簡化了硬件微架構(gòu)，為客戶提供了一個(gè)基于C語言的嵌入式編程模型。

　　•   高速分組I/O層(Express Packet I/O Layer ，EPIL) – 有利于網(wǎng)絡(luò)接口之間達(dá)到確定的真正線速性能（高達(dá)100G），支持L2及以上層的交換能力。