1 引言
　
　　交流接觸器是一種量大、面廣的低壓電器產(chǎn)品，廣泛應(yīng)用于電力系統(tǒng)和控制系統(tǒng)，因此提高其質(zhì)量與可靠性至關(guān)重要�！�接觸器的合閘力及分閘力除彈簧外還有電磁鐵吸力，合閘時電磁鐵的吸力與合閘相角有關(guān)，是隨機(jī)的;分閘時電磁鐵吸力與激磁電流相角有關(guān)，也是隨機(jī)的。在觸點(diǎn)接通的瞬間因機(jī)械原因產(chǎn)生一些彈跳，而因彈跳產(chǎn)生瞬間多次分合，導(dǎo)致接觸器實(shí)際工作情況惡劣。對控制電容器的專用接觸器，由于接通時觸頭運(yùn)動速度的隨機(jī)性造成不同相觸頭接觸時間差的隨機(jī)性，導(dǎo)致無法控制接通電容器的沖擊電流大小，所以對這種接觸器在吸合時間一致性方面要求更為嚴(yán)格�！�檢測接觸器觸頭分合過程時通常采用步進(jìn)電機(jī)來推動觸頭動作，觸頭的整個分合過程是靠步進(jìn)電機(jī)的推動來完成;觸頭從分到合的位移也是靠對步進(jìn)電機(jī)的步進(jìn)脈沖計數(shù)得到的。這種檢測屬于靜態(tài)檢測，無法真實(shí)反應(yīng)接觸器的整個吸合過程，更無法檢測觸頭在實(shí)際工作時的彈跳變化及各個觸頭的實(shí)際吸和時間差。為了保證接觸器的工作可靠性，有必要開發(fā)一種記錄接觸器實(shí)際工作時的觸頭吸合釋放過程的數(shù)據(jù)采集系統(tǒng)，以此來評價接觸器的性能。

　　2 系統(tǒng)硬件及工作原理　

　　為了實(shí)現(xiàn)對高速瞬變信號的采樣以便于分辨交流接觸器觸點(diǎn)接通時的彈跳過程及觸頭的接通順序，在原有基礎(chǔ)上設(shè)計了一種基于PC機(jī)ISA總線、同步時鐘、用硬件電路實(shí)現(xiàn)高速數(shù)據(jù)同步采集、高速尋址以及實(shí)時存儲的技術(shù)方案。該方案主要由四部分組成：PC機(jī)總線接口電路、高速數(shù)字信號采集存儲電路、I/O接口電路、接觸器供電回路。其硬件系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

　　2.1 PC機(jī)總線接口電路　

　　本系統(tǒng)采用研華的工業(yè)控制計算機(jī)，利用其ISA（Industry Standard Architecture，工業(yè)標(biāo)準(zhǔn)架構(gòu)）總線對外部尋址。ISA總線采用8位模式，它的最大數(shù)據(jù)傳輸率為8MBps，便于與外部硬件接口，其性能足夠滿足數(shù)據(jù)采集設(shè)備的要求，而且技術(shù)成熟、便于開發(fā)。ISA總線共分五類：地址線、數(shù)據(jù)線、控制線、輔助與電源線。前256個I/O端口地址（0x00H- 0xFFH）既可以被固定I/O指令，也可以被可變I/O指令訪問，但處于0x0100H-0xFFFFH的任何I/O地址都只能被可變I/O地址訪問。在PC機(jī)中，所有的16位地址總線被譯為在0x0000H-0x03XXH中的地址用于ISA總線的PC機(jī)內(nèi)部I/O地址�！�PC機(jī)的ISA總線經(jīng)過了總線收發(fā)及地址譯碼電路，提供給數(shù)據(jù)采集設(shè)備的尋址范圍為0x300H—0x31BH。PC機(jī)總線接口電路如圖2所示，當(dāng)PC 機(jī)要訪問某一地址時，由兩片GAL16V8譯碼讀寫、使能信號，選通總線收發(fā)器74HC245以流通8位數(shù)據(jù)位。

[$page]　　2.2 高速數(shù)字信號采集存儲電路　

　　高速數(shù)字信號采集存儲電路的原理如圖3所示，它由數(shù)據(jù)收發(fā)及控制電路、頻率發(fā)生器、地址發(fā)生器、數(shù)據(jù)讀寫信號譯碼、采樣邏輯切換、地址鎖存、數(shù)據(jù)存儲、存儲采樣數(shù)據(jù)邏輯切換等幾部分組成。主要技術(shù)指標(biāo)有：16通道數(shù)字信號采集、采樣率625KHz、存儲深度64Ksa/CH、最大采樣點(diǎn)數(shù)65536、最大采樣存儲時間100ms�！�數(shù)據(jù)收發(fā)及控制電路由總線收發(fā)器、GAL譯碼器和并行接口芯片8255組成，完成SRAM中的數(shù)據(jù)讀取及電路控制功能�！☆l率發(fā)生器由晶振、可予制四位二進(jìn)制異步清除計數(shù)器74HC161組成，采樣率由計數(shù)器74HC16將10MHz振蕩源16倍頻后得到，即系統(tǒng)采樣頻率為625KHz。它的輸出由采樣邏輯切換電路控制，輸出時鐘分別送往地址發(fā)生器、數(shù)據(jù)讀寫信號譯碼器。　16位地址發(fā)生器由4片74HC161級聯(lián)成16位同步記數(shù)器產(chǎn)生，記數(shù)器每接收一個脈沖產(chǎn)生一個地址。產(chǎn)生的地址送往地址鎖存電路中用于數(shù)據(jù)寫入 SRAM中的地址位，還被送往采樣邏輯切換電路中用于控制采樣存儲深度。

　　數(shù)據(jù)讀寫信號譯碼用于產(chǎn)生數(shù)據(jù)存儲芯片SRAM的讀寫及片選信號、存儲采樣數(shù)據(jù)邏輯切換電路的控制信號，它由GAL16V8 譯碼得到�！〔蓸舆壿嬊袚Q電路由雙D觸發(fā)器74HC74、8位數(shù)據(jù)比較器74HC688、鎖存器74HC374組成，用于控制采樣啟動、停止。由74LS688比較器比較預(yù)設(shè)地址和地址發(fā)生器的地址位，如果比較器比較地址位相等，則輸出停止信號，啟動信號由控制雙D觸發(fā)器產(chǎn)生�！〉刂锋i存電路主要是用于鎖存存儲器SRAM在讀和寫兩個不同的狀態(tài)下的地址。在寫SRAM時鎖存地址發(fā)生器產(chǎn)生的地址，在讀SRAM時鎖存數(shù)據(jù)收發(fā)及控制電路中8255產(chǎn)生的地址位�！�數(shù)據(jù)存儲采用兩片存儲容量為1MB的SRAM HM628128，構(gòu)成16通道數(shù)字信號采集。SRAM的寫信號產(chǎn)生是一個難點(diǎn)，圖4中給出了產(chǎn)生寫信號的時序邏輯圖，其中CLK信號為晶振源，Q1、 Q2、Q3為晶振源的4倍頻、8倍頻、16倍頻信號，TC為16位地址發(fā)生器的記數(shù)脈沖，MWR為數(shù)據(jù)采樣的請求信號，RAMWR為SRAM的寫信號。邏輯表達(dá)式為：!RAMWR = （!Q3 & Q2） & !MWR。

　　存儲采樣數(shù)據(jù)邏輯切換電路主要完成讀寫SRAM的數(shù)據(jù)總線切換功能，在采集數(shù)據(jù)時用總線收發(fā)器切換到數(shù)據(jù)輸入端，讀取SRAM的數(shù)據(jù)時切換給數(shù)據(jù)收發(fā)及控制電路的數(shù)據(jù)總線端，以供計算機(jī)讀入存儲